nach oben
Meine Merkliste
Ihre Merklisteneinträge speichern
Wenn Sie weitere Inhalte zu Ihrer Merkliste hinzufügen möchten, melden Sie sich bitte an. Wenn Sie noch kein Benutzerkonto haben, registrieren Sie sich bitte im Hanser Kundencenter.

» Sie haben schon ein Benutzerkonto? Melden Sie sich bitte hier an.
» Noch kein Benutzerkonto? Registrieren Sie sich bitte hier.
Ihre Merklisten
Wenn Sie Ihre Merklisten bei Ihrem nächsten Besuch wieder verwenden möchten, melden Sie sich bitte an oder registrieren Sie sich im Hanser Kundencenter.
» Sie haben schon ein Benutzerkonto? Melden Sie sich bitte hier an.
» Noch kein Benutzerkonto? Registrieren Sie sich bitte hier.

« Zurück

Ihre Vorteile im Überblick

  • Ein Login für alle Hanser Fachportale
  • Individuelle Startseite und damit schneller Zugriff auf bevorzugte Inhalte
  • Exklusiver Zugriff auf ausgewählte Inhalte
  • Persönliche Merklisten über alle Hanser Fachportale
  • Zentrale Verwaltung Ihrer persönlichen Daten und Newsletter-Abonnements

Jetzt registrieren
Merken Gemerkt
20.01.2020

MathWorks HDL Verifier erstellt UVM-Komponenten aus Simulink

Verifikation

MathWorks bietet mit dem HDL Verifier Release 2019b Unterstützung für Universal Verification Methodology (UVM). Damit können Verifikationsingenieure von FPGA- und ASIC-Entwürfen UVM-Komponenten sowie Testumgebungen direkt aus Simulink-Modellen erstellen und diese in Simulatoren einsetzen, die UVM unterstützen. Dazu zählen die von Synopsys, Cadence und Mentor.

© MathWorks

© MathWorks

Normalerweise erstellen Algorithmen-Entwickler und Systemarchitekten neue Algorithmus-Inhalte in MATLAB und Simulink. Anschließend nutzen Verifikationsingenieure (DV=Design Verification Engineers) die MATLAB- und Simulink-Modelle als Referenz, wenn sie den Code für RTL-Testumgebungen händisch programmieren. Das kann sehr zeitintensiv sein.

Mithilfe von HDL Verifier können Verifikationsingenieure jetzt automatisch UVM-Komponenten (z. B. Sequenzen oder Scoreboards) aus Modellen auf Systemebene erzeugen, die bereits in Simulink entwickelt wurden. Durch diesen Ansatz müssen sie weniger Zeit für die Entwicklung von Testumgebungen für ASIC- und FPGA-Entwürfe aufbringen, die beispielsweise für die drahtlose Kommunikation, Embedded Vision sowie in Steuerungen genutzt werden.

Durch neue Funktionen, beispielsweise die Erstellung von UVM-Komponenten, SystemVerilog-Assertions und SystemVerilog DPI-Komponenten aus MATLAB und Simulink, bietet HDL Verifier den für die Produktionsverifikation von ASICs und FPGAs verantwortlichen Entwurfsverifikations-Teams zusätzliche Unterstützung. Einhergehend mit der Entwicklung strikter Testumgebungen in HDL-Simulatoren durch händisches Programmieren in SystemVerilog können diese Entwurfsverifikations-Teams die zur Verifikation erforderlichen Komponenten nun direkt aus bestehenden MATLAB- und Simulink-Modellen heraus erzeugen und die Modelle für eine schnellere Erstellung von Umgebungen zur Produktionsverifikation nutzen.

weitere Informationen

Unternehmensinformation

The MathWorks GmbH

Friedlandstr. 18
DE 52064 Aachen
Tel.: 0241 4757-6700
Fax: 0241 4757-6710

Diese Beiträge könnten Sie auch interessieren
Whitepaper

Test komplexer autonomer Fahrzeugdesigns


Jetzt herunterladen

Newsletter

Sie wollen immer top-aktuell informiert sein? Dann abonnieren Sie jetzt den kostenlosen Newsletter!

© masterzphotofo - Fotolia

Hier kostenlos anmelden